第 1 章 网 络 表
原理图画好后, 要将原理图中的元件参考编号、 元件封装、 网络名、 网络连接关系等信息导入 EDA 工具中开始 PCB 的设计, 而网络表就是包含所有这些信息的一个文件。
1.1摇 PADS Logic 同步网表到 PADS Layout
用 PADS Logic 绘制的原理图可以将网表直接同步到 PADS Layout。在 PADS Logic 中设计的原理图, 如图 1-1 所示。
确保设计所用元器件的元件类型 (Part Type) 和 PCB 封装 (PCB Decal) 都在当前的元件库中, 如图 1-2 和图 1-3 所示 (本例使用的库文件为 demo)。
确保为原理图中的每个元件分配了 PCB 封装。 在空白处单击鼠标右键, 执行菜单命令揖选择元件铱, 如图 1-4 所示。
选择任意一个元件, 按下组合键 揖 Ctrl + Q铱 调出 “元件特性冶 窗口, 单击窗口中的“PCB 封装冶 按钮, 如图 1-5 所示。
弹出如图 1-6 所示的 “PCB 封装分配冶 窗口, 确认指示框中分配了合适的封装, 如果没有分配或分配有误, 可单击 “浏览冶 按钮在库中找到对应的封装分配给它。
也可以选择元件后在窗口的左下侧状态栏上看到元件信息的概览, 如图 1-7 所示。
确定每个元件都分配了对应的 PCB 封装之后, 单击菜单栏的 揖工具铱, 在下拉菜单中执行菜单命令 揖PADS Layout褖铱, 如图 1-8 所示。
“ECO 名称冶 标签中, 设置如图 1-13 所示。
确认设置正确后, 单击 “设计冶 标签, 单击 “发送网表冶 按钮, 如图 1-14 所示。
此时可能会弹出网表错误报告, 如图 1-15 所示。
“电源或接地符号使用了不正确的网络名冶, 这个错误可以忽略。
确认没有错误后, 关闭报告, 会有如图 1-16 所示的窗口询问是否继续, 单击 揖是铱 按钮继续。
此时软件后台在 PADS 安装目录下的 PADS Projects 文件夹下会自动生成如图 1-17